
Université Ibn Zohr
Faculté des Sciences d'Agadir
Département de Physique

Filière: Électronique et Systèmes
Semestre: S5

Module: Électronique numérique 2







Professeur responsable : Noureddine MAOUHOUB

Année Universitaire: 2025-2026

Plan du cours

- ***Chapitre I : Technologies des circuits numériques intégrés***
- ***Chapitre II : Mémoires à semiconducteur***
- ***Chapitre III : Circuits logiques programmables***
- ***Chapitre IV : Introduction au langage VHDL***
- ***Chapitre V : Machines à états finis***

Chapitre I :
Technologies des circuits numériques intégrés

1- Introduction

- Un circuit intégré logique est classé selon sa technologie de fabrication.
- On distingue plusieurs familles de circuits intégrés:
  - **Famille bipolaire** fabriquée à base de transistors bipolaires, comme la famille la plus utilisée TTL (Transistor Transistor Logic).
  - **Famille CMOS** (Complementary Metal Oxyde Semiconductor) fabriquée à base de transistor à effet de champ MOSFET de type N et P.
  - **Famille BiCMOS** fabriquée à base de transistors bipolaires et MOSFET.

2- Caractéristiques électriques des circuits intégrés

❑ Notations

❑ Tensions

- V_{OH} : Tension de sortie à l'état haut.
- V_{OL} : Tension de sortie à l'état bas.
- V_{IH} : Tension d'entrée à l'état haut.
- V_{IL} : Tension d'entrée à l'état bas.
- V_{CC} ou V_{DD} : Tension d'alimentation positive.


❑ Courants

- I_{OH} : Courant de sortie à l'état haut.
- I_{OL} : Courant de sortie à l'état bas.
- I_{IH} : Courant d'entrée à l'état haut.
- I_{IL} : Courant d'entrée à l'état bas.
- I_{CC} : Courant d'alimentation.


2- Caractéristiques électriques des circuits intégrés

- **Notation tensions et courants**

Etat HAUT:




Etat BAS:



2- Caractéristiques électriques des circuits intégrés

❑ Gabarit de Tensions



En entrée:

- Le niveau logique "0" est assuré par: $0V < V_{in} < V_{ILmax}$
- Le niveau logique "1" est assure par : $V_{IHmin} < V_{in} < V_{CC}$

En sortie:

- Le niveau logique "0" est assuré par: $0V < V_{out} < V_{OLmax}$
- Le niveau logique "1" est assure par : $V_{OHmin} < V_{out} < V_{CC}$


- Dans les zones interdites(indéfinies) les entrées et les sorties logiques sont en dehors du gabarit et ne fonctionnent pas correctement


2- Caractéristiques électriques des circuits intégrés

❑ Tension d'alimentation

- **Famille logique TTL** : L'alimentation est fixée à **5 Volts** avec une tolérance de **± 5%**
- **Famille logique CMOS :** la tension d'alimentation est de **3 à 18 Volts**.(Exemple: CMOS 3,3 V, CMOS 5,5V)







❑ Niveaux logiques

En entrée:


- En TTL : V_{IHmin} =2 V et V_{ILmax} = 0,8 V
- En CMOS : V_{IHmin} =70%*VDD et V_{ILmax} =30%*VDD


En sortie:

- En TTL : V_{OHmin} =2,4 V et V_{OLmax} = 0,4 V
- En CMOS : V_{OHmin} =95%*VDD et V_{OLmax} =5%*VDD

3- Immunité au bruit des circuits intégrés

- La tension d'entrée d'une porte logique est la tension de sortie de la porte logique précédente.
- **La marge de bruit** d'un circuit intégré logique est la plage de tension parasite que le circuit peut supporter sur ses entrées sans provoquer d'erreur logique.





3- Immunité au bruit des circuits intégrés

❑ Exemple

- Calculer les marges de bruit d'un circuit TTL dont les caractéristiques électriques sont données par:

$$V_{IH\min} = 2\ V$$
$$V_{IL\max} = 0.8\ V$$
$$V_{OH min} = 2.4\ V$$
$$V_{OL max} = 0.4\ V$$

$$\Delta VH = V_{OH\,min} - V_{IH\,min} = 0.4V$$

$$\Delta VL = V_{IL\,max} - V_{OL\,max} = 0.4V$$

- Calculer les marges de bruit d'un circuit CMOS 5V dont les caractéristiques électriques sont données par:

$$V_{IH\min} = 3{,}5\ V$$
$$V_{IL\max} = 1{,}5\ V$$
$$V_{OH min} = 4.4\ V$$
$$V_{OL max} = 0.33\ V$$

$$\Delta VH = V_{OH\,min} - V_{IH\,min} = 0.9V$$

$$\Delta VL = V_{IL\,max} - V_{OL\,max} = 1{,}17V$$

4- Sortance des portes logiques


- **La sortance (Fan out)** correspond au nombres maximum d'entrées logiques de la même famille que l'on peut connecter à la sortie d'une porte logique.
- On définit la sortance à l'état logique bas par:

$$NL = \left| \frac{I_{OL\,max}}{I_{IL\,max}} \right|$$

- On définit la sortance à l'état logique haut:

$$NH = \left| \frac{I_{OH\,max}}{I_{IH\,max}} \right|$$

- La sortance est définit par: **N = min(NL,NH)**



Exercice d'application:

Calculer la sortance de la porte AND (7408) de la technologie TTL standard.
On donne : IIHmax = 40 µA, IILmax = -1,6mA, IOHmax = -0,8 mA, IOLmax =16 mA.

Réponse: la sortance est : N =10


5- Temps de propagation des circuits intégrés

- Le changement d'un état logique n'est pas instantané. Il faut prendre en compte **le temps de montée (tr ou tm) ou de descente (tf ou td)** correspondent à la durée nécessaire pour passer de 10% à 90 % de la valeur finale de la tension.
- Dans les portes logiques, les signaux sont transmises avec un retard, c'est **Le temps de propagation** .
- On définit : $\mathbf{t_{pHL}}$ le temps de propagation lorsque la sortie passe de l'état haut à l'état bas.
- On définit : $\mathbf{t_{pLH}}$ le temps de propagation lorsque la sortie passe de l'état bas à l'état haut.
- On définit le **temps de propagation moyen t_p** par:

$$t_p = \frac{t_{pHL} + t_{pLH}}{2}$$

En entrée:

En sortie:



6- Technologie des circuits intégrés TTL


- La famille des circuits intégrés logiques TTL (Transistor Transistor Logic) est une famille de circuits numérique inventée en 1961 et fabriquée à la base des transistors bipolaires.
- Deux séries de famille TTL: série commerciale 74 (0 à 70 °C) et la série militaire 54 (- 55 à +125 °C)
- La technologie TTL de série 74 se décompose de:
  - TTL standard 74xx
  - TTL Low power 74Lxx (faible consommation)
  - TTL Schottky 74Sxx (réalisé avec des transistors schottky)
  - TTL Low power Schottky 74LSxx (schottky faible consommation)
  - TTL Advanced Schottky 74ASxx (technologie schottky avancée)
  - TTL Advanced Lowe power Schottky 74ALSxx
  - TTL Fast 74Fxx (rapide)


Porte NAND TTL 74LS37




7- Technologie des circuits intégrés TTL

7-1 Transistor bipolaire en comutation





Transistor saturé: état « ON »




Transistor bloqué: état « OFF »

- Lorsque la tension à la base est supérieur ou égale à V_{BE}; un courant suffisant est fourni à la base, le transistor devient passant et entre en saturation. Le transistor est similaire à un interrupteur fermé.
- Lorsque la tension à la base est nulle; un courant nul est fournie à la base, le transistor devient bloqué. Le transistor est similaire à un interrupteur ouvert.

7- Technologie des circuits intégrés TTL

7-1 Circuits TTL standard à sortie « Totem Pole »

❑ **Exemple d'une porte logique inverseuse 7404**




Etage de sortie totem pole

7- Technologie des circuits intégrés TTL

7-1 Circuits TTL standard à sortie « Totem Pole »

❑ **Exemple d'une porte logique inverseuse 7404**

- **Lorsque l'entrée est HAUT**, la jonction base-émetteur de Q1 est polarisée en inverse et la jonction base-collecteur est polarisée en direct. Cette condition permet au courant de traverser R1 et la jonction base-collecteur de Q1 dans la base de Q2, entraînant ainsi Q2 et Q3 en saturation et Q4 devient bloqué. **La sortie Vout est donc à l'état BAS.**




7- Technologie des circuits intégrés TTL

7-1 Circuits TTL standard à sortie « Totem Pole »

❑ Exemple d'une porte logique inverseuse 7404


- **Lorsque l'entrée est à l'état BAS**, la jonction base-émetteur de Q1 est polarisée en direct et la jonction base-collecteur est polarisée en inverse. Un courant traverse R1 et la jonction base-émetteur de Q1 vers l'entrée BASSE. Un état BAS fournit un chemin vers la masse pour le courant. Il n'y a pas donc de courant à la base de Q2, qui est donc désactivée permetant le blocage de Q3. Le collecteur de Q2 est à l'état HAUT, ce qui active Q4. **La sortie Vout est donc à l'état HAUT.**




7- Technologie des circuits intégrés TTL


7-1 Circuits TTL standard à sortie « Totem Pole »


❑ **Exemple d'une porte logique NAND 7400**



Technologie TTL basée sur un Transistor bipolaire multi-émetteurs








- **Lorsque l'une des entrées est à l'état BAS**: Q2 et Q3 sont bloqués (OFF) et Q4 est saturé (ON). **La sortie est donc à l'état HAUT.**
- **Lorsque les deux entrées sont à l'état HAUT:** Q2 est Q3 sont saturés (ON) et Q4 est bloqué (OFF). **La sortie est à l'état BAS**


7- Technologie des circuits intégrés TTL

7-2 Circuits TTL standard à sortie « Collecteur ouvert »

❑ **Exemple d'une porte logique inverseuse**

- Pour avoir l'état logique 1, on place une résistance de rappel « Pull up »
- Possibilité d'utiliser une alimentation supérieur à 5V






Sortie à collecteur ouvert

7- Technologie des circuits intégrés TTL

7-3 Circuits TTL à trois états logiques

❑ Exemple d'une porte logique inverseuse à trois étas

- Ce type de portes possède une entrée d'activation E (Enable) qui permet de:
  - Si E = 0, la sortie est déconnectée de la porte: La sortie et à l'état « Haute impédance » (HZ) ou Z.
  - Si E = 1, la sortie est soit à l'état 0 ou 1 selon les entrées.
- Cette porte possède donc trois états: 0, 1 ou HZ.




E	Vin	Vout
0	X	HZ
1	0	1
1	1	0

7- Technologie des circuits intégrés TTL

7-3 Circuits TTL à trois états logiques

❑ **Exemple d'une porte logique inverseuse à trois étas**



8- Technologie des circuits intégrés CMOS

- La famille des circuits intégrés logiques CMOS (Complementary Metal-Oxide-Semiconductor) est une technologie électronique très répandue dans la conception de circuits intégrés.
- Cette technologie combine entre **les transistors MOSFMetal-Oxide-Semiconductor Field-Effect Transistor) ET (de type N (NMOS) et de type P (PMOS**)
- C'est une technologie plus efficace que la famille TTL notamment pour les applications nécessitant une faible consommation.
- Une technologie caractérisée par: une grande immunité au bruit, haute densité d'intégration et rapide.
- Les séries de la famille CMOS:
  - Série 4000 (CD4000)
  - Série 74C00: Compatible avec les circuits TTL en termes de brochage et de fonctions.
  - Série 74HC00 (High-speed CMOS): circuits rapides.
  - Série 74HCT00 (High-speed CMOS, TTL compatible):
- les séries **74HC** et **74HCT** sont les plus utilisées aujourd'huit en électronique numérique.


Porte NAND CMOS CD4011



8- Technologie des circuits intégrés CMOS


MOSFET à canal N

Source Grille (Gate) Drain




Substrat (Bulk)

MOSFET à canal P




Symboles

MOSFET à canal N



MOSFET à canal P




8- Technologie des circuits intégrés CMOS


8-1 Fonctionnement des transistors MOS en commutation

- Dans les transistors MOS, le substrat est généralement commun à la source

❑ **Commutation des MOSFET à canal N**




❑ **Commutation des MOSFET à canal P**



8- Technologie des circuits intégrés CMOS

8-2 Conception des circuits logiques CMOS

- Un circuit logique CMOS est réalisé par utilisation de deux réseaux PMOS et NMOS duaux commandés par les mêmes entrées.
- Un seule réseau parmi les deux doit être passant.
- La fermeture du réseau NMOS permet d'obtenir **S = 0**.
- La fermeture du réseau PMOS permet d'obtenir **S = 1**.





8- Technologie des circuits intégrés CMOS

8-2 Conception des circuits logiques CMOS

❑ Exemple de la réalisation d'une porte inverseuse CMOS

- Une porte inverseuse est réalisée par deux transistors NMOS et PMOS.
- Lorsque l'entrée est à l'état **HAUT,** Le transistor PMOS (Q1) est bloqué (interrupteur ouvert) et le transistor NMOS (Q2) est passant (interrupteur fermé). **La sortie est à l'état BAS**.
- Lorsque l'entrée est à l'état **BAS**, Le transistor PMOS (Q1) est passant (interrupteur fermé) et le transistor NMOS (Q2) est bloqué (interrupteur ouvert). **La sortie est à l'état HAUT**.






8- Technologie des circuits intégrés CMOS

8-2 Conception des circuits logiques CMOS


❑ Règles de conception d'un circuit logique CMOS

- **Réseau NMOS:**
  - ➢ Pour réaliser un ET logique, les transistors NMOS doivent être connectés en série.
  - ➢ Pour réaliser un OU logique, les transistors NMOS doivent être connectés en parallèle.

ET logique




OU logique




- **Réseau PMOS:**
  - ➢ Croiser les règles de construction du réseau NMOS.
  - ➢ Complémenter la fonction logique puis la procéder comme pour le réseau NMOS.

ET logique




OU logique




8- Technologie des circuits intégrés CMOS

8-2 Conception des circuits logiques CMOS

- **Exemple de la réalisation d'une porte NAND CMOS**







8- Technologie des circuits intégrés CMOS

8-2 Conception des circuits logiques CMOS

- **Exemple de la réalisation d'une porte NOR CMOS**






8- Technologie des circuits intégrés CMOS

8-2 Conception des circuits logiques CMOS

❑ **Exemple de la réalisation d'une fonction logique en CMOS**

$$F = \overline{A.B + C.D}$$



Réseau PMOS

Réseau NMOS